VHDL
Первый проект в VHDL (Active HDL). Моделируем логическую схему
043
Приступая к изучению языков проектирования цифровых автоматов (vhdl, verilog) хорошо бы знать основы булевой алгебры (алгебры логики) и понимать принципы
Бла, бла код